РУБРИКИ

Цифровые интегральные микросхемы

   РЕКЛАМА

Главная

Бухгалтерский учет и аудит

Военное дело

География

Геология гидрология и геодезия

Государство и право

Ботаника и сельское хоз-во

Биржевое дело

Биология

Безопасность жизнедеятельности

Банковское дело

Журналистика издательское дело

Иностранные языки и языкознание

История и исторические личности

Связь, приборы, радиоэлектроника

Краеведение и этнография

Кулинария и продукты питания

Культура и искусство

ПОДПИСАТЬСЯ

Рассылка E-mail

ПОИСК

Цифровые интегральные микросхемы

Цифровые интегральные микросхемы

116

25

ВВЕДЕНИЕ

Основные понятия и определения

В настоящее время цифровая электроника базируется на достижениях микроэлектроники, для которой характерно органическое единство физических, конструкторско-технических и схемотехнических аспектов. Микроэлектроника охватывает вопросы исследования, разработки и принципов применения интегральных микросхем.

Интегральная микросхема (ИС) - это совокупность электрически связанных компонентов (транзисторов, диодов, резисторов и др.), изготовленных в едином технологическом цикле на единой полупроводниковой основе (подложке).

Интегральная микросхема выполняет определенные функции обработки (преобразования) информации, заданной в виде электрических сигналов: напряжений или токов. Электрические сигналы могут представлять информацию в непрерывной (аналоговой), дискретной и цифровой форме.

Аналоговые и дискретные сигналы обрабатываются аналоговыми или линейными микросхемами, цифровые сигналы - цифровыми микросхемами. Существует целый класс устройств и соответственно микросхем называемых аналого-цифровыми или цифро-аналоговыми и, служащих для преобразования сигналов из одной формы в другую.

Аналоговый сигнал описывается непрерывной или кусочно-непрерывной функцией, причем и аргумент и сама функция могут принимать любые значения из некоторых интервалов. На рис. 1, а приведено графическое изображение гармонического сигнала

в качестве примера аналогового сигнала,

где , ,

Um = 1, , .

Рис. 1. Три формы представления сигналов

Дискретный сигнал - это форма представления непрерывного сигнала в виде решетчатой функции (временного ряда) (рис. 1, б), которая может принимать любые значения на некотором интервале а независимая переменная n принимает лишь дискретные значения (n = 0,1), где T - интервал дискретизации.

Как видно из приведенных диаграмм значения дискретного и аналогового сигналов в однозначных временных точках абсолютно совпадают.

Цифровой сигнал - квантованный временной ряд

,

графически представленный на рис. 1, в, принимающий лишь ряд дискретных значений - уровней квантования, а независимая переменная n принимает значения 0, 1, Нелинейная функция Qк - задает значения уровней квантования в двоичном коде. Число K уровней квантования и число S разрядов соответствующих кодов связаны зависимостью

.

Функциональная сложность интегральных схем

Компоненты, входящие в состав ИС, не могут быть выделены из нее в качестве самостоятельных изделий, кроме того, они характеризуются некоторыми особенностями по сравнению с дискретными транзисторами, диодами и т. д.

Особенностью цифровых ИС является высокая сложность выполняемых ими функций, поэтому количество компонентов в одной микросхеме может исчисляться сотнями тысяч и даже миллионами.

Функциональную сложность ИС обычно характеризуют степенью компонентной интеграции, т. е. количеством чаще всего транзисторов на кристалле. Количественно степень интеграции описывается условным коэффициентом K = lg N , где N - число компонентов.

В зависимости от значений K интегральные схемы подразделяются:

K 1…2, (N 100) - малая интегральная схема (МИС или IS);

2 K 3…4, (N 10000) - интегральная схема средней степени интеграции (СИС или MSI);

3…4 K < 5, (N < 105) - большая интегральная схема (БИС или LSI);

K 5, (N 105) - сверхбольшая интегральная схема (СБИС или

VLSI).

Сокращения приведенные на английском языке имеют следующий смысл: IS - Integrated Circuit; MSI - Medium Scale Integration; LSI - Large Scale Integration; VLSI - Very Large Scale Integration.

Иногда сложность ИС характеризуют таким показателем, как плотность упаковки. Это количество компонентов, приходящихся на единицу площади кристалла. Этот показатель характеризует уровень технологии, и в настоящее время он составляет 1000 компонентов/мм2.

Особенности технологии и производства ИС

При изготовлении интегральных схем используется групповой метод производства и в основном планарная технология.

Групповой метод производства предполагает изготовление на одной полупроводниковой пластине большого количества однотипных ИС и одновременную обработку десятков таких пластин. После завершения цикла изготовления пластины разрезаются в двух взаимно перпендикулярных направлениях на отдельные кристаллы - чипы (chip), каждый из которых представляет собой ИС.

Планарная (плоскостная) технология - это такая организация технологического процесса, при которой все составляющие ИС формируются в одной плоскости.

Необходимо отметить, что создание и освоение изделий микроэлектроники является чрезвычайно дорогостоящим делом.

Стоимость D одной ИС (одного кристалла) упрощенно можно вычислить следующим образом:

,

где A - затраты на НИР и ОКР по созданию ИС; B - затраты на технологическое оборудование; С - текущие расходы на материалы, электроэнергию, заработную плату в пересчете на одну пластину; Z - количество пластин, изготавливаемых до амортизации основных производственных фондов; X - количество кристаллов на пластине; Y - отношение годных ИС к количеству, запущенных в производство.

Увеличение Y достигается совершенствованием технологии, а рост числа кристаллов X достигается увеличением размера пластины и уменьшением размеров элементов ИС.

Полупроводниковые интегральные схемы

Классификация ИС может производиться по различным признакам. Однако по способу производства современные микросхемы можно разделить на полупроводниковые, пленочные, гибридные. Основу современной цифровой электроники составляют полупроводниковые интегральные схемы.

Широкое распространение получили следующие полупроводниковые ИС:

биполярные;

МДП (МОП) - металл-диэлектрик (окисел)-полупроводник;

БиМОП - сочетание двух первых типов.

Технология полупроводниковых ИС основана на легировании полупроводниковой (кремниевой) пластины поочередно донорными и акцепторными примесями, в результате чего под поверхностью образуются тонкие слои с разным типом проводимости и p-n-переходы на границах слоев. Отдельные слои используются в качестве резисторов, а p-n-переходы - в диодных и транзисторных структурах.

Легирование осуществляется локально с помощью специальных масок с отверстиями, через которые атомы примеси проникают в пластину на нужных участках. Роль маски обычно играет пленка двуокиси кремния SiO2, покрывающая поверхность кремниевой пластины. В этой пленке различными методами формируются окна необходимой формы.

Основным элементом биполярных ИС является n-p-n-транзистор (биполярный транзистор), и на его изготовление ориентируется весь технологический цикл. Все другие элементы, по возможности, изготавливаются с этим транзистором, без дополнительных технологических операций.

Основным элементом МДП (МОП) ИС является МДП (МОП)-транзистор.

Элементы биполярной ИС необходимо изолировать друг от друга, чтобы они не взаимодействовали через кристалл. Элементы МДП (МОП) ИС не нуждаются в специальной изоляции друг от друга. В этом одно из главных преимуществ МОП ИС по сравнению с биполярными.

В последнее время широкое распространение в качестве материала подложки получил арсенид-галлий. В полупроводниковых микросхемах на такой основе активными элементами служат полевые транзисторы с управляющим переходом металл-полупроводник (МЕП-транзисторы).

Размеры кристаллов у современных полупроводниковых ИС достигают 2020 мм2, а размеры фрагментов элементов ИС составляют десятые доли микрометра.

Исторические этапы микроэлектроники

Первый этап - изобретение точечного германиевого транзистора в 1948 году в лаборатории Bell Telephone Laboratories.

Второй этап - создание плоскостных кремниевых транзисторов в 1953 году на фирме Texas Instrument Incorporation и налаживание их группового производства.

Третий этап - создание первой интегральной схемы в 1961 году на фирме Fairchild Semiconductor, представляющей собой триггер, состоящий из четырех биполярных транзисторов и двух резисторов.

1. ОСНОВЫ ТЕОРИИ ИНТЕГРАЛЬНЫХ ЦИФРОВЫХ УСТРОЙСТВ

1.1 Логические основы цифровой интегральной электроники

Функционирование любой цифровой системы происходит в двоичной системе счисления, оперирующей только двумя цифрами: нуль (0) и единица (1). В данном случае имеется в виду логические нуль и единица.

Математический аппарат, на основе которого осуществляется описание цифровых схем, - это алгебра логики, или, как ее еще называют по имени автора - английского математика Джорджа Буля (1815-1864), булева алгебра. В практических целях первым применил ее американский ученый Клод Шеннон в 1938 году при исследовании электрических цепей с контактными выключателями.

Предметом рассмотрения алгебры логики является утверждение, которое может быть либо истинным, либо ложным. Принято «истинно» обозначать цифрой 1, «ложно» - цифрой 0.

Простые утверждения, объединенные логическими операциями, образуют сложные утверждения. Если простые утверждения обозначить буквами, например, A, B, C, …, а сложные буквой F, то, используя законы алгебры логики, можно описать математически сколь угодно сложную цифровую схему.

В алгебре логики известны три основные логические операции:

Логическое умножение (конъюнкция или операция И). Записывается как F = A B, F = A?B, F = AB, читается - A и B. Операция обозначает, что сложное высказывание истинно лишь тогда, когда истинны все простые высказывания.

Логическое сложение (дизъюнкция или операция ИЛИ). Записывается как F = AB, F = A+B, читается - F = A или B. Обозначает, что сложное высказывание истинно, если истинно хотя бы одно из простых высказываний, и тем более, если истинны оба.

Логическое отрицание (инверсия или операция НЕ). Записывается F = В , читается - F = «не» A. Операция обозначает, что сложное высказывание истинно, если простое ложно, и наоборот.

Словесное описание приведенных логических операций можно свести к их табличному (табл. 1) описанию или заданию:

Таблица 1

Аргументы

(простые высказывания)

Логические операции (булевы функции)

А

В

И

ИЛИ

НЕ

AB

AB

0

0

0

0

1

1

0

1

0

1

1

0

1

0

0

1

0

1

1

1

1

1

0

0

Таким образом, выполнение сколь угодно сложной логической операции может быть сведено к трем вышеперечисленным операциям. Следовательно, имея некоторые технические устройства, реализующие операции И, ИЛИ, НЕ, можно построить сколь угодно сложное цифровое устройство. Такие устройства называются соответственно логическими элементами И, ИЛИ, НЕ (рис. 2) и образуют основной базис или функционально полную систему логических элементов.

а б в

Рис. 2. Условное обозначение логических элементов на электрических схемах: И (а), ИЛИ (б), НЕ (в)

В интегральной цифровой электронике широко используются элементы других базисов: ИЛИ - НЕ (стрелка Пирса AvB), а также И - НЕ (штрих Шеффера A¦B), каждый из которых также является функционально полной системой элементов.

1.2 Кодирование сигналов в цифровых устройствах

По виду кодирования электрических сигналов двоичными цифрами элементы цифровой техники делятся на потенциальные, импульсные и импульсно-потенциальные.

В потенциальных элементах нулю и единице соответствуют два резко отличающихся уровня - высокий и низкий. При этом напряжения могут быть как положительными, так и отрицательными относительно корпуса, электрический потенциал которого принимается за нулевой.

Различают элементы, работающие в положительной и отрицательной логике (рис. 3).

Рис. 3. Кодирование электрических сигналов в потенциальных элементах

Таким образом, для положительной логики характерны более высокие значения напряжений, которые соответствуют логической единице.

У импульсных цифровых устройств логическими нулями и единицами кодируются перепады напряжений, наличие или отсутствие импульса, полярность импульса.

В цифровых схемах используются также импульсно-потенциальные элементы, в которых одна часть сигналов кодируется различными уровнями напряжения, а другая - перепадами напряжения.

1.3 Классификация цифровых устройств

В общем случае на вход цифрового устройства поступает множество двоичных переменных X(x1 … xn), а с выхода снимается множество двоичных переменных Y(y1 … yk),. Устройство при этом осуществляет определенную логическую функцию между входными и выходными переменными.

Цифровые устройства можно разделить на комбинационные и последовательностные.

В комбинационных - значения Y в течение каждого такта определяются только значениями X в этом же такте. Такие устройства состоят из логических элементов.

В последовательностных - значения Y определяются значениями X, как в течение рассматриваемого такта, так и существовавшими в ряде предыдущих тактов. Для этого в последовательностных устройствах, кроме логических должны быть еще и запоминающие элементы.

Структура последовательностного и комбинационного устройства приведена на рис. 4.

а б

Рис. 4. Структура комбинационного а и последовательностного б цифровых устройств

Запоминающее устройство может хранить информацию не бесконечно большого, а только ограниченного числа тактов, поэтому цифровые устройства с памятью называют конечными автоматами, к которым относят все ЭВМ.

Таблицы, показывающие взаимосвязь между входными и выходными переменными комбинационных устройств, называют таблицами истинности. Алгебраическая форма этих связей представляет систему уравнений

y1 = y1 (x1 , x2 , …, xn),

yk = yk (x1 , x2 , …, xn).

В общем виде в последовательностных устройствах выходные переменные yi зависят не только от входных сигналов xm , но и от сигналов элементов памяти, поступающих за этот же такт.

В частности, в автоматах Мили выходные сигналы формируются именно таким образом, т. е.

yi t+1 = fi (x1 , x2 , …, xn , z1 , z2 , …, zs)t+1.

Это выражение называется функцией выхода автомата Мили.

В автоматах Мура выходные сигналы являются функциями только сигналов элементов памяти в этом же такте, т.е.

yi t+1 = fi (z1 , z2 , …, zs)t+1.

Это выражение называется функцией выхода автомата Мура.

Для описания работы последовательностных устройств используются таблицы переходов состояний.

Таблицы истинности соответствуют только статическим или установившимся режимам работы цифровых устройств. При изменении входных сигналов в комбинационной схеме из-за инерционности логических элементов в ней начинает протекать переходный процесс. Максимальная длительность переходного процесса определяется максимальным числом последовательно включенных ЛЭ. Входные сигналы xm изменяются не мгновенно, а в течение некоторого времени фф , т. е. сигналы имеют фронты конечной длительности. В течение этого времени входные сигналы имеют неопределенное значение. По этой причине, а также из-за задержек сигналов в ЛЭ выходные сигналы комбинационной схемы в течение переходного процесса могут принимать значения не соответствующие описывающим их функциям. Это явление называют переходными состояниями или «гонками». Появление кратковременных ложных значений выходных сигналов комбинационной схемы может привести к неправильному срабатыванию других схем, подключенных к ее выходам.

Цифровые устройства можно разделить на асинхронные и синхронные. В асинхронных изменение входных сигналов сразу же вызывает изменение выходных сигналов. В синхронных изменение выходных сигналов, соответствующее новому сочетанию входных, происходит только после подачи синхронизирующих (тактовых) импульсов, управляющих работой автомата. Период синхроимпульсов является, таким образом, минимальным временем между выполнением автоматом двух последовательных микроопераций, т.е. служит единицей машинного времени, называемой тактом. В зависимости от структуры автомата за один такт могут выполняться одна или несколько микроопераций, если они совмещены во времени.

В асинхронных устройствах отсутствуют синхронизирующие сигналы, поэтому в их структуры обычно включаются специальные схемы, которые после окончания каждой микрооперации вырабатывают сигнал готовности к выполнению следующей микрооперации.

Синхронные устройства, в принципе, имеют меньшее быстродействие, чем асинхронные, однако в них легко устраняются опасные состязания.

1.4 Основные теоремы и положения алгебры логики

Принцип двойственности

Запишем алгоритм выполнения операций ИЛИ и И, расположив строки таблицы для операции И в обратном порядке - снизу вверх:

Или 0 0 = 0 и 1 ? 1 = 1

0 1 = 1 1 ? 0 = 0

1 0 = 1 0 ? 1 = 0

1 1 = 1 0 ? 0 = 0

Если в этих таблицах переменные заменить их инверсиями, а знаки дизъюнкции на знаки конъюнкции и наоборот, то алгоритмы меняются местами. Таблица истинности для ИЛИ становится таблицей истинности для И и наоборот.

В этом состоит принцип двойственности, который в общем виде записывается так:

, .

Для любого числа переменных это правило, называемое еще теоремой де Моргана, имеет вид:

; .

На практике принцип двойственности приводит к тому, что логический элемент, выполняющий в положительной логике операцию И, в случае отрицательной логики будет выполнять операцию ИЛИ.

Для преобразования выражений алгебры логики с целью их упрощения или приведения к удобному виду используются, как и в обычной алгебре, скобки, а если их нет, то сначала выполняется отрицание (инверсия) над отдельными переменными, затем логическое умножение (конъюнкция), затем логическое сложение (дизъюнкция). Если же знак инверсии расположен над целым выражением, то она выполняется в последнюю очередь.

В алгебре логики используется целый ряд теорем.

Теоремы для одной переменной:

1. A 0 = A4. A В = 17. A ? A = A

2. A 1 = 15. A ? 0 = 08. A ? В = 0

3. A A = A6. A ? 1 = 19.

Теоремы для двух и более переменных:

10. а) A B = B A, б) AB = BA

переместительный закон, означает, что все входы логического элемента равнозначны.

11. а) A B C = A (B C) = (A B) C,

б) ABC = A(BC) = (AB)C - сочетательный закон.

12. а) A (B C) = AB AC, б) A BC = (A B)(A C) -

распределительный закон.

Данная теорема и все последующие вытекают из принципа двойственности. Применим его к выражению 12, а:

- левая часть,

- правая часть.

Введя новые обозначения: , получим обозначения: , а это и есть теорема 12, б.

13. а) A AB = A, б) A(A B) = A

- закон поглощения (A поглощает B).

Доказательство 13, а:

A AB = A(1 B) = A ? 1 = A, (используя теоремы 2, 6).

Теорема 13, б следует из принципа двойственности.

14. а) , б) .

Доказательство 14.а:

, (используя теоремы 8 и 1).

Теорема 14, б следует из принципа двойственности.

15. а) AB ВB = B, б) (A B)(В B) = B, закон склеивания (склеивание по A).

Доказательство 15, а:

AB ВB = B(A В) = B ? 1 = B, (используя теоремы 4 и 6).

Теорема 15, б следует из принципа двойственности.

Логические (булевы) функции

Булева функция (F) является результатом выполнения логических операций над двоичными переменными - аргументами (A, B, C, …) и полностью зависит от их значений.

Задать булеву функцию - значит указать ее значения (0 или 1) при всех возможных комбинациях значений переменных.

Каждая комбинация аргументов называется набором, при N аргументах существует 2N наборов.

Если, известны значения функции на всех наборах аргументов, она называется полностью определенной. Если же на некоторых наборах значение функции неизвестно, то она называется недоопределенной, а соответствующие наборы - запрещенными наборами. Значения функции на запрещенных наборах можно задать по своему усмотрению (доопределить функцию).

Логические функции могут иметь различные формы представления: словесное, табличное, алгебраическое, графическое.

Рассмотрим два примера словесного задания булевой функции.

Полностью определенная функция F1 трех аргументов A, B, C принимает значение 1, если два любых аргумента (или все три) равны 1. В других случаях функция равна нулю. Количество наборов равно 23 = 8.

Недоопределенная функция F2 трех аргументов A, B, C принимает значение 1, если два любых аргумента равны 1, и равна нулю в остальных случаях, кроме случаев однозначности всех трех аргументов.

Если пронумеровать наборы от 0 до 23 - 1, эти словесно заданные функции можно представить в виде таблицы истинности (табл. 1).

Таблица 1

Номера наборов

A

B

C

F1

F2

F3

F4

0

0

0

0

0

-

0

0

1

0

0

1

0

0

0

1

2

0

1

0

0

0

0

1

3

0

1

1

1

1

0

1

4

1

0

0

0

0

0

1

5

1

0

1

1

1

0

1

6

1

1

0

1

1

0

1

7

1

1

1

1

-

1

1

Функция F 2 не определена на 0 и 7 наборах, где все три аргумента однозначны, поэтому в таблице 1 против этих наборов проставлены прочерки.

Отдельный интерес представляют функции F3 и F4 .

Конституентой единицы (F3) называют функцию n аргументов, которая принимает значение, равное единице, только на одном наборе аргументов. На всех остальных наборах она равна нулю.

Конституентой нуля (F4) называют функцию n аргументов, которая принимает значение, равное нулю, только на одном наборе аргументов.

От табличного задания булевой функции можно перейти к ее алгебраическому представлению, причем в двух формах: совершенной дизъюнктивной, нормальной форме и совершенной конъюнктивной, нормальной форме.

Совершенной дизъюнктивной, нормальной формой (Сов ДНФ) функции называют дизъюнкцию конституент единицы - минтермов, взятых на тех наборах, на которых единице равна сама функция.

Минтерм - конъюнкция всех переменных в наборе, которые берутся в прямом виде, если их значение равно единице, либо в инверсном виде, если их значение в наборе равно нулю.

Функция F1 в Сов ДНФ будет иметь вид:

.

Совершенной конъюнктивной, нормальной формой (Сов КНФ) функции называют конъюнкцию конституент нуля - макстермов, взятых на тех наборах, на которых нулю равна сама функция.

Макстерм - дизъюнкция всех переменных в наборе, которые берутся в прямом виде, если их значение равно нулю, либо в инверсном виде, если их значение в наборе равно единице.

Функция F1 в Сов КНФ примет вид:

.

Теоремы булевой алгебры позволяют достаточно просто перейти от одной формы представления булевой функции к другой. Однако, с точки зрения минимизации алгебраических выражений более удобна Сов ДНФ.

1.5 Минимизация булевых функций

Аналитические методы минимизации

Используя законы булевой алгебры, можно получить для одной и той же логической функции множество эквивалентных представлений. Чем проще аналитическое выражение функции, тем экономичнее и проще ее практическая реализация на интегральных микросхемах. Сложность булевой функции определяется ее рангом, т.е. количеством переменных в ее конъюнктивных или дизъюнктивных членах.

Представление булевой функции в Сов ДНФ в большинстве случаев не является минимальным.

Используя операции поглощения и склеивания, его можно существенно упростить. Часто используется неполное склеивание, при котором оба члена, участвовавших в склеивании (или один из них), могут повторно склеиваться с другими оставшимися членами Сов ДНФ.

В процессе минимизации важно отыскать смежные конституенты, которые отличаются только одним аргументом (в одну конституенту аргумент входит с инверсией, а в другую - без нее).

Две смежные конституенты, склеиваясь, образуют импликанту рангом на единицу ниже, чем исходные конституенты.

Используя, например, неполное склеивание последней коституенты в Сов ДНФ функции F1 последовательно с остальными, приходим к следующему выражению:

Процесс многоступенчатого склеивания приводит к импликантам, которые не склеиваются с другими. Такие импликанты называют простыми. Форма записи булевой функции в ДНФ, состоящая только из простых импликант, называется сокращенной дизъюнктивной нормальной формой (Сокр ДНФ).

В некоторых случаях в Сокр ДНФ могут содержаться лишние импликанты, которые могут быть исключены без изменения значения функции.

Одним из методов отыскания лишних импликант является метод испытания членов: чтобы испытать некоторый член функции, следует исключить его из Сокр ДНФ и подставить в оставшееся выражение такие значения аргументов, которые обращают исключенный член в единицу. Если при такой подстановке оставшееся выражение окажется тождественно равным единице, то испытуемый член является лишним.

Найдем для примера тупиковую форму Сокр ДНФ

.

Испытаем член AC. AC = 1, если A = 1 и C = 1. Подставим в оставшееся выражение A = 1 и C = 1, получим

.

При B = 0 F(A, B, C) = 1·1 0·0 = 1, но при F(A, B, C) = 0·1 0·0 = 0. Следовательно, член AC не лишний.

Испытаем член BC, равный 1 при B = 0, C = 1. При этом

.

Последнее выражение равно 1 как при A = 1, так и при A = 0. Поэтому член - лишний.

Испытание члена по этой же методике показывает, что он не является лишним, в итоге тупиковая форма исходной функции имеет вид:

.

Минимизация булевых функций с помощью карт Карно

Для минимизации функций относительно небольшого числа переменной (не более шести) наиболее простым и наглядным является графический метод, использующий карты Карно.

Карта Карно - это прямоугольник, разбитый на квадраты, число которых равно числу наборов рассматриваемой функции, т. е. 2n. Клетки размечаются так, чтобы наборы, для которых возможны смежные конституенты, оказались бы в соседних клетках.

При заполнении карты Карно в ее клетки проставляют значения функции для соответствующих наборов, которые являются координатами клеток. Например, для функции двух переменных А и В (рис. 5) карта Карно имеет вид

Единицы, представленные в клетках, обозначают конституенты единицы рассматриваемой функции. Отыскание минимальной ее формы сводится к определению варианта, при котором все конституенты единицы накрываются (охватываются контурами покрытия) наименьшим числом наиболее коротких импликант. Объединение клеток на карте эквивалентно выполнению операции склеивания.

Всегда нужно стремиться к минимальному количеству контуров и максимальной площади каждого из них, руководствуясь следующими правилами:

площадь контура покрытия должна быть Sk = 2m-i клеток, где - целое число, m - число переменных. Если, например, m = 3, то Sk = 1, 2, 4, или 8 клеток;

число сокращаемых переменных Nперем. = log2 Sk , т.е. при Sk = 1 не сокращается ни одна переменная, при Sk = 2 сокращается одна переменная и т.д.

В примере на рис. 5 пара единиц верхней строки охватывается импликантой В (т.е. обе клетки ) имеют общий аргумент В). Пара единиц правого столбца накрывается импликантой B, как общей для обеих клеток. Следовательно, минимальная ДНФ функции F(A,B) = В B.

Если имеется несколько вариантов объединения конституент контурами, то можно получить несколько различных эквивалентных минимальных ДНФ функции, одна из которых выбирается для реализации в цифровом устройстве.

Карту Карно удобно использовать и для минимизации функций, заданных в алгебраической форме, например,

.

Карта Карно, состоящая из 23 = 8 клеток, может быть размечена, как показано на рис. 6.

При охвате единиц контурами склеивания карту Карно можно сворачивать в цилиндр, как вдоль горизон-тальной, так и вертикальной оси. В результате все четыре единицы, расположенные в углах Карты, охватываются контуром с общей импликан-той . Такой минимизации соответствует выражение

.

Минимизация недоопределенных функций

Недоопределенность функции означает, что запрещенные наборы никогда не появятся в процессе работы устройства. Значит, такую функцию можно произвольно доопределить, установив ее значения на запрещенных наборах, и это не отразится на работе устройства, но обчит его реализацию.

Пусть необходимо минимизировать булеву функцию, заданную картой Карно (рис. 7).

Если группировать единицы в контурах только по исходному заданию (рис. 7, а), то минимальная форма функции будет иметь вид:

.

После доопределения функции (рис. 7, б), ее минимальная ДНФ (заметим, что это будет уже другая полностью определенная функция ) оказывается предельно простой

.

Функция , значения которой совпадают со значениями заданной функции F на тех наборах, где F определена, называется эквивалентной.

Таким образом, задача минимизации недоопределенной функции сводится к отысканию такой эквивалентной функции, которая имеет простейшую форму.

При синтезе комбинационных схем всегда возникает вопрос выявления опасных состязаний. С этой целью на практике пользуются простым и удобным формальный критерием Хаффмена: статические опасные состязания в устройстве с минимизированной структурой могут иметь место, если на карте Карно при охвате соседних клеток контурами склеивания окажутся хотя бы две соседние клетки, не покрытые контуром.

Поэтому устранение опасных состязаний достигается возвращением импликант, которые оказались лишними при переходе от сокращенной к тупиковой ДНФ.

1.6 Реализация логических функций на элементах И-НЕ, ИЛИ-НЕ

При реализации цифровых устройств на интегральных микросхемах широко используются базисы И-НЕ или ИЛИ-НЕ. Для этого минимизированные логические функции путем преобразований приводятся к соответствующему виду.

Пусть минимальная ДНФ функция

.

Применим к этому выражению двойное отрицание и теорему де Моргана

.

Как видно, функция F включает только операции И-НЕ, и ее реализация в базисе И-НЕ имеет вид (рис. 8)

Рис. 8. Реализация функции в базисе И-НЕ

Аналогичным образом от КНФ функции можно перейти к ее форме, удобной для реализации в базисе ИЛИ-НЕ.

2. ЭЛЕМЕНТНАЯ БАЗА ЦИФРОВЫХ СИСТЕМ

2.1 Принципы построения полупроводниковых ключевых схем

В цифровой электронике ключевая схема предназначена для коммутации (переключения) тока в нагрузке или создания двух резко отличающихся уровней напряжения на нагрузке, соответствующих логическому нулю и логической единице.

Ключевая схема на биполярном транзисторе

В интегральных микросхемах выполненных на биполярных транзисторах роль ключа выполняет транзистор, включенный по схеме с общим эмиттером (рис. 9).

а б

Рис.9. Ключевая схема на биполярном транзисторе: а- принципиальная схема; б - вольт/амперная характеристика (ВАХ) ключа

Управление состоянием ключа осуществляется сигналом Uвх. При Uвх = 0 соответственно Iб = 0 и состояние схемы определяется точкой B на ВАХ ключа. Транзистор находится в состоянии отсечки, что эквивалентно разомкнутому ключу, а выходное напряжение Uвых равно Uкэ отс, т. е. несколько меньше, чем Eк. Ток через транзистор Iко в этом случае пренебрежительно мал.

При Uвх, достаточном для создания базового тока Iб нас, переводящего транзистор в режим насыщения, состояние схемы определяется точкой А на ВАХ, что равносильно замкнутому ключу. Выходное напряжение равно Uкэ нас, т.е. несколько выше нулевого уровня, а ток через транзистор Iк нас максимален и равен .

Оценим энергетические затраты в ключевой схеме:

В режиме отсечки мощность, выделяемая на транзисторе и вызывающая его нагревание, определяется выражением

Pотс = Iко Uкэ отс .

Вследствие крайней малости Iко, мощность Pотс значительно меньше допустимой величины.

В режиме насыщения мощность Pнас = Iк нас Uкэ нас. Так как Uкэ нас мало, Pнас также находится в допустимых пределах.

Более подробно рассмотрим процесс переключения - процесс перехода ключа из одного состояния в другое.

Так как переключение транзистора происходит не мгновенно, а в течение времени ф, ток iк(t) и напряжение Uкэ(t) достигают относительно высоких величин. На переключение транзистора затрачивается энергия

Допустив, что ток iк(t) за время переключения изменяется по линейному закону, т.е. iк(t)=Iнас t/ф, и, считая, что Rк, Eк известны, получим

.

Тогда с учетом

Если транзистор ключа переключается с частотой f, то мощность, выделяемая на нем, будет равна

,

где - период переключения.

В этом случае, в зависимости от частоты переключения и режимов работы ключа, Pперекл. может достигать значительных величин.

Идеализированная временная диаграмма работы ключа приведена на рис. 10.

Анализ временной диаграммы работы ключевой схемы (рис. 9) показывает, что для статистического режима если Uвх - низкий потенциал, то Uвых - высокий, и наоборот. Следовательно, простейшая ключевая схема на транзисторе с нагрузкой в цепи коллектора, с которого снимается выходное напряжение, является инвертором, реализующим функцию НЕ как в положительной, так и в отрицательной логике.

Рис. 10. Идеализированная временная диаграмма работы ключа

Ключевая схема на полевых транзисторах

Ключевые схемы на полевых транзисторах имеют следующие преимущества перед биполярными:

малое сопротивление в открытом состоянии,

высокое сопротивление в закрытом состоянии,

незначительная мощность, потребляемая от источника управляющего сигнала.

Схемотехнически полупроводниковые ключи на биполярном и полевом транзисторе практически идентичны.

Однако в интегральной схемотехнике в качестве нагрузочного резистора R используется МДП-транзистор того же типа, что и транзистор, выполняющий роль ключа (рис. 11).

Рис. 11. Ключевая схема на МДП-транзисторах

Это позволяет сократить число технологических операций при изготовлении микросхем. Чтобы транзистор Т2 выполнял роль резистора необходимо обеспечить постоянно открытое состояние его канала. Для этого затвор транзистора Т2 соединяют с его стоком.

Ключевая схема на комплементарных транзисторах

В рассмотренных ключевых схемах существенным недостатком является протекание тока через сопротивление Rк как в открытом, так и в закрытом состояниях и, как следствие его значительное нагревание.

Этого недостатка лишен инвертор на комплементарных (взаимодополняющихся) МДП-транзисторах (рис. 12).

Рис. 12. Комплементарный МДП-транзисторный ключ

Схема построена на двух транзисторах Т1 и Т2 с одинаковыми характеристиками, но с каналами разных типов проводимости. Схема симметрична: когда один из транзисторов выполняет роль замкнутого ключа, то другой служит нагрузочным сопротивлением и наоборот.

В положительной логике и при положительной полярности напряжения питания при подаче на вход схемы логического 0 (Uвх 0 В) транзистор Т1 будет заперт, а транзистор Т2 оказывается в режиме глубокого насыщения и через него потенциал +Е поступает на выход, реализуя на выходе логическую 1. Сквозной ток протекающий через оба последовательно соединенных транзистора практически равен нулю, так как сопротивление закрытого транзистора Т1 очень велико.

Если на вход ключа подана логическая 1, то состояния транзисторов меняется на противоположное и через открытый транзистор Т1 на выход будет подан нулевой потенциал корпуса Uвых 0 В, реализуя логический 0. При этом сквозной ток по прежнему останется близким к нулю вследствие большого сопротивления запертого транзистора Т2.

Таким образом, в статическом состоянии схема практически не потребляет мощности от источника питания.

В режиме переключения имеется некоторый интервал входных сигналов при которых открыты оба транзистора и сквозной ток может достигать значительных величин. Однако для КМДП-ключей типичны низкие напряжения питания, так что заметного возрастания тока во время переключения обычно не происходит.

Переключатель тока

Переключателем тока называют симметричную схему (рис. 12.), в которой заданный ток I0 протекает через ту или иную ее ветвь в зависимости от потенциала Uвх на одном из входов. На втором входе поддерживается некоторое неизменное опорное напряжение Uоп.

а б

Рис. 13. Переключатель тока: а - электрическая схема;

б - временная диаграмма его работы

Опорное напряжение Uоп равно промежуточному значению между напряжениями высокого (В) и низкого (Н) уровней выходного напряжения.

Так как эмиттеры транзисторов соединены между собой, то падение напряжения Uэ прикладывается одновременно к базам Т1 и Т2

Если на вход переключателя подан высокий уровень (В) т. е. Uвх = Uоп + , то транзистор Т1 будет открытым, так как на его базе будет прямое напряжение Uэ1 = Uвх - Uэ > 0, а Т2 закрыт (Uэ2 = Uоп - Uэ < 0). Каждая из ветвей переключателя представляет собой инвертор, поэтому на выходе Uвых1 будет низкий потенциал, на выходе Uвых2 - высокий.

Если на вход подан низкий уровень (Н), т. е. Uвх = Uоп - , то откроется Т2, а Т1 закроется. Обычно величины = 0,1 … 0,5 В достаточно для перевода схемы из одного состояния в другое, сохраняя активный режим открытого транзистора.

Таким образом особенность переключателей тока состоит в использовании ненасыщенного режима работы транзисторов, что обеспечивает их повышенное быстродействие и по той же причине повышенные энергетические затраты в статическом режиме.

2.2 Переходные процессы в ключевых схемах

В реальных ключевых схемах изменение состояния транзисторов под действием ступенчатого входного напряжения происходит в течение некоторого времени, зависящего от целого ряда факторов: типа транзистора ключа, режимов его работы, характера нагрузки и т.д. При этом изменения выходных токов ключа при отпирании и запирании транзистора отличаются от линейного закона, а форма выходного напряжения значительно отличается от формы входного.

Переходные процессы биполярного ключа

Процесс переключения биполярного транзистора определяется двумя факторами: процессами накопления и рассасывания неосновных носителей в базе, формирующих ток коллектора ik , и наличием емкостей эмиттерного и коллекторного переходов Cэ и Cк , которые перезаряжаются при переключениях. Если входное напряжение Uвх равно нулю, то транзистор закрыт и ток коллектора ik равен неуправляемому току Iк0 (рис. 14).

Рис.14. Переходные процессы в ключе на биполярном транзисторе

При подаче входного напряжения ступенчатой формы появляется базовый ток Iб такой же формы. Если величина Iб достаточна для ввода транзистора в насыщение, то возрастающий ток коллектора будет стремиться к уровню Iб , где - коэффициент усиления тока транзистора. Нелинейный характер нарастания ik определяется наличием емкостей переходов база-эмиттер (Cэ ) и база-коллектор (Cк). Максимальное значение ik ограничено сопротивлением Rk и не может превысить величины

.

Значение коллекторного тока, в тоже время, определяется количеством неосновных носителей в базе, поэтому, когда ток ik достигнет величины Ikнас, его рост прекратится, но рост числа носителей заряда в базе будет расти до величины соответствующей току Iб. Таким образом, в базе транзистора накапливается избыточный заряд неосновных носителей, не участвующих в создании коллекторного тока.

Как видно из диаграммы, процесс открывания транзистора занимает некоторый интервал времени tвкл. Уменьшение этого времени на практике достигают повышением в 1,53 раза базового тока, по отношению к току, достаточному для введения транзистор в насыщение.

Однако увеличение базового тока в этом случае приводит к увеличению избыточного заряда неосновных носителей в базе, которые после снятия входного сигнала (отключения тока Iб) продолжают поддерживать некоторое время tр коллекторный ток неизменным. Отрезок времени tр называют временем рассасывания неосновных носителей из базы. Только после удаления избыточного заряда из базы начинается процесс уменьшения коллекторного тока до уровня Iк0.

В быстродействующих ключевых схемах принимают меры для уменьшения tр, и соответственно, tвыкл, в целом.

Ключевая схема на транзисторе Шоттки

Процесс рассасывания можно устранить, если транзистору сразу же после отирания создать режим, когда бы он находился на границе между состоянием насыщения и активным режимом работы. Этого можно достичь шунтированием перехода коллектор-база транзистора диодом Шоттки (рис. 15).

Рис. 15. Ключевая схема на транзисторе Шоттки

Когда транзистор закрыт или работает в активном режиме, потенциал коллектора выше потен-циала базы и, следовательно, диод закрыт и не влияет на работу клю-ча. В режиме насыщения, когда транзистор полностью открыт, потенциал его коллектора оказывается ниже потенциала базы, что приводит к открыванию диода, на котором устанавливается напряжение менее 0,5 В, т. е. меньше напряжения, открывающего переход база-коллектор. Транзистор тем самым окажется на грани насыщения, так как диод зашунтирует через себя ту часть тока базы, которая создала бы избыточный заряд.

Страницы: 1, 2, 3


© 2007
Полное или частичном использовании материалов
запрещено.